技术文章

Technical articles

当前位置:首页技术文章古河QSFP形态 ELS设计: 带尾纤QSFP形态如何落地

古河QSFP形态 ELS设计: 带尾纤QSFP形态如何落地

更新时间:2026-01-22点击次数:36

在 housing=55℃ 条件下,QSFP ELS 实现:

  • 8×20 dBm(总0.8 W)

  • 整机功耗 5.6 W

  • 模块级 PCE 14.3%


    并且装入壳体后温升仅 case-housing ≈ 0.7℃,功耗计算与实测一致。

4. 8通道 TOSA 的特性

4.1 实物结构

图8给出 8 通道 TOSA 的实物照片。基板左侧通过 FPC(柔性电路板)与各通道 LD/PD实现电连接;基板右侧 8 根 PMF(保偏光纤)从 TOSA 的铝盖处引出。尾纤处有胶水保护。



1.png
要点:左侧是电连接界面,右侧是光输出界面(8 路 PMF),这决定了后续 QSFP 壳内的布置必须同时兼顾电连接密度与光纤引出/应力隔离。



4.2 光功率与电流特性——耦合效率与工作电流的稳定性

图9展示了 case=25℃ 与 55℃ 下,8 通道光纤耦合输出功率随 LD 偏置电流变化的曲线。结果表明:

  • 无论 case 温度如何变化,耦合效率保持在 80%–85% 的一致水平;
  • 在 case=25℃ 与 55℃ 下,实现 20 dBm(100 mW) 的偏置电流均可做到 <300 mA,低于此前预估的 350 mA。

为什么<300 mA很关键?(这句话直接与模块功耗 5.6 W强相关)
模块级功耗里有一大块来自供电链路:3.3 V → DC/DC → LD bias。当达到目标光功率所需电流更低时,意味着:
1)LD 本体电功耗更低(I 降了,I·V 自然下降);
2)DC/DC 的输出功率需求更低,转换损耗也跟着下降;
3)在 APC(恒功率)模式下,为补偿温漂所需的电流裕量更充足,更容易在 55℃ 仍把整机功耗压在 5–6 W 量级。
换句话说:这是 14.3% 模块级 PCE 能成立的先决条件之一。



2.png



4.3 光谱与单纵模质量——波长与 SMSR

图10给出所有通道的实测光谱:

  • 各通道波长满足 CWDM4 波长要求;
  • 各通道 SMSR > 50 dB,说明谱线干净,有利于降低串扰与噪声劣化风险。



3.png



4.4 TOSA 级 PCE

在 case=55℃ 下,该 TOSA 可实现全通道均达到 20 dBm 的光纤耦合输出,总光功率为:

  • Popt_total = 8 × 100 mW = 0.8 W

同时 TOSA 功耗低至:

  • Pin_TOSA = 3.7 W

因此 TOSA 级 PCE 为:

  • PCE_TOSA = 0.8 / 3.7 ≈ 21.2%

提醒:这里的 TOSA 级 PCE 不包含控制/驱动电路与 DC/DC 电源转换损耗;而后续 QSFP ELS 的 模块级 PCE(14.3%)是整机的,两者必须分开对比。

本节一句话结论:TOSA 作为光源引擎,在 55℃ case 下已经做到了高耦合(80–85%)+ 低电流(<300 mA)+ 干净光谱(SMSR>50 dB)+ 高效率(21.2%);后续任务是:把它装进 QSFP 后仍然守住这些输入条件,并把系统损耗压到足够低,让模块级 PCE 站得住。

5. Pigtailed-QSFP ELS 的结构与设计要点

5.1 线缆与 MPO 端:PMF 慢轴如何定义、如何对准?


他们在 MT/MPO 端面建立两个参考线:

  • Target line(目标线)

    穿过导针孔中心的连线(机械参考)
  • Alignment line(对准线)

    穿过 PMF 两处应力区中心并经过纤芯中心的连线(慢轴参考)
    通过端面目视旋转每根 PMF,使 alignment line 与 target line 重合,并定义 rotational angle error(目标 <±3°,实测在 0.1–1.6°范围)。



4.png



补充:
1、采用业内常用的芳纶压接结构,其抗拉本质是芳纶接管拉力路径,避免拉力传递到裸纤;
BOOT 的限位结构则用于阻断外部弯折/拖拽应力向内传递。

本小节一句话:先建立参考系,再谈 PER 才能量产。

5.2 控制电路:3.3V 供电下怎么省电?

结论先行:模块级 PCE 想高,关键在供电电压贴近需求,减少压差损耗。

作者给出控制电路框图,其中省电关键在 DC/DC:

  • ELS 供电为 3.3 V
  • DC/DC 将电压降到接近 LD 所需的最大偏置电压
  • 在较小压差下提供所需偏置电流(文中提到可支持到 500 mA 级)

控制方式上:

  • ACC(恒流):简单,但输出易随温度/老化漂

  • APC(恒功率):PD 反馈闭环调电流,把输出锁住(更工程量产)

本小节一句话:不是少用电,而是同样输出少浪费。

5.3 散热边界与内部热路径:为什么 housing 温度定义在顶部?

结论先行:在风冷 cage 场景里,QSFP 顶部才是主要散热出口,因此把 housing 温度定义为顶部表面温度是合理的。

图13描述了 air-cooling 环境:QSFP 插入带顶部热沉的 cage 后,

  • 顶部表面与热沉热连接

    热量主要经上侧传导并被带走

    5.png

为了减小 housing 温度与 TOSA case 温度差异,作者强调:

  • TOSA 的底面应贴到 QSFP 顶盖内侧(热阻最小)

图14 的热仿真在 housing=55℃、全通道 300 mA 条件下给出:

  • TOSA case 温升约 0.7℃



6.png



文中另提可抑制到 1.4℃

  • 0.7℃可能对应某位置/理想贴合假设

  • 1.4℃更像保守条件(局部最高温升或接触热阻更差的假设)

本小节一句话:热路径短,是无TEC还能在 55℃跑起来的基础。

5.4|OIF补充资料:把散热变成可检验的机械指标(平坦度/粗糙度)

OIF 协议对与热沉接触的上下表面壳体提出粗糙度与平坦度要求。出光越大(功耗越高),越倾向选 Typical/Enhanced:

7.png


工程解释:

  • 平坦度:决定贴不贴得上(宏观翘曲会导致局部不接触)

  • 粗糙度:决定贴上后导得好不好(微观峰谷导致真实接触面积小,需要压力+TIM填谷)

  • 平坦度决定能不能贴上,粗糙度决定贴上后导得好不好

6. 实物与实测结果:装进QSFP后曲线几乎不掉,功耗模型对上实测

6.1 实物与端面结果



8.png



图15 给出 pigtailed-QSFP ELS 实物:TOSA + 控制板装入 QSFP,8 路 PMF 输出到 12 芯 MPO。



9.png



图16 给出 MT 插芯端面与角度结果:各通道角误差控制在 0.1–1.6°范围,PER 全通道 >20 dB。

PER 本文暂保留结论:当角误差压到 1–2°量级,PER 往往进入底噪主导区,角度与 PER 不再强单调相关。
这个数据初看与之前写的一篇有矛盾(角度越大,PER越小),后面再单独开一篇讲。

从外置光源到FAU:高双折射光纤轴向偏差的PER代价

6.2 光功率特性:TOSA vs QSFP ELS

图17 给出在 TOSA case=55℃、housing=55℃ 条件下,

  • QSFP ELS 的光纤耦合功率曲线相比裸 TOSA 仅略低
  • 作者解释为:LD 温度只高出约 0.7℃
    两条曲线吻合良好 → 侧证壳内温升确实被抑制(与 图14 仿真一致)



10.png



6.3 功耗特性:计算 vs 实测

图18 给出功耗随 LD 偏置电流变化的计算与实测对比,二者吻合良好。
在 housing=55℃、全通道 300 mA 获得 >100 mW(20 dBm) 时:

  • 实测整机功耗:5.6 W

  • 总光功率:0.8 W

  • 模块级 PCE ≈ 0.8/5.6 = 14.3%



11.png



本节一句话:图17(热闭环)+ 图18(电闭环)共同把 14.3% 模块级PCE做实。

7. 结论与解读:两层光电转化效率

论文给出两层效率闭环:

  • TOS级(光源发动机)

    :case=55℃,8×20 dBm,功耗 3.7 W → PCE 21.2%
  • 模块级(可部署 QSFP ELS)

    :housing=55℃,8×20 dBm,整机 5.6 W → PCE 14.3%

模块级低于 TOS级的差值主要来自:

  • DC/DC 转换损耗

  • 控制/监控电路损耗

  • 系统互连与结构带来的额外损耗



参考文章: 封装与光学





您好,可以免费咨询技术客服[Daisy]



 筱晓(上海)光子技术有限公司



欢迎大家给我们留言,私信我们会详细解答,分享产品链接给您。


免责声明:


资讯内容来源于互联网,不代表本网站及新媒体平台赞同其观点和对其真实性负责。如对文、图等版权问题存在异议的,请联系我们将协调给予删除处理。行业资讯仅供参考,不存在竞争的经济利益。